# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-231949

(43) Date of publication of application: 16.08.2002

(51)Int.Cl.

H01L 29/78 H01L 21/822 H01L 21/8234 H01L 27/04 H01L 27/06

(21)Application number: 2001-150294

(71)Applicant : NEC KANSAI LTD

(22)Date of filing:

21.05.2001

(72)Inventor: YANAGAWA HIROSHI

(30)Priority

Priority number: 2000362032

Priority date : 29.11.2000

Priority country: JP


## (54) SEMICONDUCTOR DEVICE

### (57) Abstract:

PROBLEM TO BE SOLVED: To resolve the problem in a conventional semiconductor device such as that the current limit fluctuates against the design value, too, in the case that there are variations in threshold voltage VT of a MOS transistor for output in manufacturing, when the line between the gate and the source of the MOS transistor for output is clamped into the fixed voltage.

SOLUTION: A clamp circuit 23, which clamps the line between gate and the source of the MOS transistor 21 for output, divides the voltage between the drain and the source of the MOS transistor 21 for output with potential divider resistors 24 and 25, and this supplies this divided voltage to the gate of the channel—type MOS transistor 26 for switching, and limits the output current of the MOS transistor 21 for output, with the sum of the threshold voltage VT of MOS transistors 27 and 27 for clamp and the ON voltage of the MOS

transistor 26 for switching as clamp voltage, by switching on the MOS transistor 26 for switching, when a overcurrent flows to the MOS transistor 21 for output.



## **LEGAL STATUS**

[Date of request for examination]

05.11.2002

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration] [Date of final disposal for application]

[Patent number]

3555680

[Date of registration]

21.05.2004

[Number of appeal against examiner's decision

of rejection]

[Date of requesting appeal against examiner's

decision of rejection]

[Date of extinction of right]

# (19) 日本国特許庁 (JP)

# (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2002-231949 (P2002-231949A)

(43)公開日 平成14年8月16日(2002.8.16)


•					(45)公朔日 十流111 (57111111111111111111111111111111111						
	9/78 21/822 21/8234	職別記号 657 656		FI H01L 29/78 27/06 27/04				デーマコート*(参考) 657G 5F038 656C 5F048 102A H			
	27/04		審査請求	未請求	請求	項の数 6	OL	(全 6	頁)	最終頁に続く	
(21)出願番号		特顏2001-150294(P200	1-150294)	(71)	(71) 出願人 000156950 関西日本電気株式会社						
(22)出願日		平成13年5月21日(2001	. 5. 21)	(72)発明者 柳川 洋				晴嵐2丁目9番1号			
(31) 優先権主張番号 (32) 優先日 (33) 優先権主張国		特蘭2000-362032 (P2000-362032) 平成12年11月29日 (2000. 11. 29) 日本(JP)		滋賀県大津市晴嵐2丁目9番1号 関西 本電気株式会社内 Fターム(参考) 5F038 BH02 BH04 BH07 BH11 DF01 DT12 EZ20							
								B07 AC	IO BAG	01 BD04 BD07	

# (54) 【発明の名称】 半導体装置

## (57)【要約】

【課題】 出力用MOSトランジスタのゲート・ソース間を一定電圧にクランプしたとき、出力用MOSトランジスタの閾値電圧VTの製造ばらつきがある場合、電流制限値も設計値に対してばらつくという問題がある。

【解決手段】 出力用MOSトランジスタ21のゲート・ソース間を一定電圧にクランプするクランプ回路23 は、出力用MOSトランジスタ21のドレインとソース間電圧を分圧抵抗24,25で分圧し、この分圧された電圧をNチャネル型スイッチング用MOSトランジスタ26のゲートに供給し、出力用MOSトランジスタ21に過電流が流れたとき、スイッチング用MOSトランジスタ26を導通させて、クランプ用MOSトランジスタ26のオン電圧との和をクランプ電圧として、出力用MOSトランジスタ21の出力電流を制限する。



#### 【特許請求の範囲】

【請求項1】出力用MOSトランジスタと、出力用MOSトランジスタのゲート・ソース間電圧をクランプして出力用MOSトランジスタの過電流時の電流を制限するクランプ回路とを有した半導体装置において、

前記クランプ回路が、前記出力用MOSトランジスタの 閾値電圧の製造ばらつきに連動した閾値電圧を有しドレイン・ゲート間が短絡されたクランプ用MOSトランジ スタによりクランプすることを特徴とした半導体装置。

【請求項2】前記出力用MOSトランジスタが縦型MOSトランジスタであり、前記クランプ用MOSトランジスタが横型MOSトランジスタであることを特徴とする 請求項1記載の半導体装置。

【請求項3】前記縦型MOSトランジスタおよび横型MOSトランジスタが、それぞれゲートプレーナ構造であることを特徴とする請求項2記載の半導体装置。

【請求項4】前記縦型MOSトランジスタおよび横型MOSトランジスタが、それぞれゲートを溝の内部に形成した構造であることを特徴とする請求項2記載の半導体装置。

【請求項5】前記継型MOSトランジスタおよび横型MOSトランジスタは、低濃度一導電型の同一半導体基板に形成され、前記縦型MOSトランジスタは半導体基板の表面層に他導電型ベース領域を配置するとともに、このベース領域の表面層に高濃度一導電型ソース領域を配置し、前記横型MOSトランジスタは半導体基板の表面層に低濃度他導電型ウェル領域を配置するとともに、このウェル領域の表面層に他導電型ベース領域と高濃度一導電型ドレイン領域を配置し、このベース領域の表面層に高濃度一導電型ソース領域を配置したことを特徴とする請求項3記載の半導体装置。

【請求項6】前記級型MOSトランジスタおよび横型MOSトランジスタは、低濃度一導電型の同一半導体基板に形成され、前記級型MOSトランジスタは、前記溝が半導体基板の表面層に形成され、この溝に接して半導体基板の表面層に他導電型ベース領域を配置するとともに、この溝に接してベース領域の表面層に高濃度一導電型ソース領域を配置し、前記横型MOSトランジスタは、半導体基板の表面層に低濃度他導電型ウェル領域を配置し、前記溝がこのウェル領域の表面層に形成されるとともに、この溝に接してウェル領域の表面層に他導電型ベース領域と高濃度一導電型ドレイン領域を配置し、この溝に接してベース領域の表面層に高濃度一導電型ソース領域を配置したことを特徴とする請求項4記載の半導体装置。

#### 【発明の詳細な説明】

### [0001]

【発明の属する技術分野】本発明は、半導体装置に関し、特に出力用MOSトランジスタと、出力用MOSトランジスタのゲート・ソース間電圧をクランプして出力

用MOSトランジスタの過電流時の電流を制限するクランプ回路とを有した半導体装置に関する。

#### [0002]

【従来の技術】従来のMOSトランジスタ出力回路1.0 は、図6に示すように、電源端子1に一端が接続された 負荷2の他端と、接地端子3と、入力端子4とに接続さ れて使用される。MOSトランジスタ出力回路10は、 負荷2の他端にドレインが接続されるとともに接地端子 3にソースが接続されるNチャネル型出力用MOSトラ ンジスタ11と、入力端子4に一端が接続されるととも に他端が出力用MOSトランジスタ11のゲートに接続 された抵抗12と、出力用MOSトランジスタ11のゲ ートとソース間に接続されたクランプ回路13とを有し ている。クランプ回路13は、出力用MOSトランジス タ11のドレインとソース間に分圧抵抗14,15が直 列接続され、出力用MOSトランジスタ11のゲートと 抵抗12との接続点と、出力用MOSトランジスタ11 のソース間に、Nチャネル型スイッチング用MOSトラ ンジスタ16と複数個の、図では、3個の順方向に配置 したダイオード17とが直列接続され、抵抗14と抵抗 15の接続点がスイッチング用MOSトランジスタ16 のゲートに接続されて構成されている。

【OOO3】上記構成のMOSトランジスタ出力回路1 0の動作を説明する。電源端子1と接地端子3間に電源 電圧Vccが供給された状態で、入力端子4に"H(ハ イ) "レベルの入力信号Viが供給されると、出力用M OSトランジスタ11が導通する。この状態のとき、例 えば負荷2が短絡して出力用MOSトランジスタ11に 過電流が流れると、出力用MOSトランジスタ11のド レイン・ソース間電圧が上昇し、抵抗14と抵抗15の 接続点の電位も上昇して、スイッチング用MOSトラン ジスタ16が導通する。スイッチング用MOSトランジ スタ16が導通すると、出力用MOSトランジスタ11 のゲート・ソース間電圧は3個のダイオード17の順方 向電圧の和とスイッチング用MOSトランジスタ16の オン電圧の総和の一定電圧にクランプされ、出力用MO Sトランジスタ11はオン動作時のゲート・ソース間電 圧に比べて低いゲート・ソース間電圧による飽和領域で の動作となってドレイン・ソース間に流れる電流値を一 定に制限することができる。

【0004】ところで、MOSトランジスタ出力回路10は、出力用MOSトランジスタ11のゲート・ソース間に印加されるクランプ電圧が上述したように一定電圧であるため、そのクランプ電圧により制限される出力用MOSトランジスタ11のドレイン・ソース間に流れる電流の値(以下、電流制限値という)は、図7に示すように、出力用MOSトランジスタ11の閾値電圧VTが設計値どおりの場合、所望の値となる。しかし、出力用MOSトランジスタ11の閾値電圧VTに製造ばらつきがあると、閾値電圧VTが設計値より低いと電流制限値

は所望値より大きくなり、閾値電圧VTが設計値より高いと電流制限値は所望値より小さくなって、電流制限値もばらつくという問題がある。この閾値電圧VTのばらつきによる電流制限値のばらつきは、出力用MOSトランジスタの相互コンダクタンスgmが大きくなるほど大きくなる。

【0005】上述の問題を解決すると考えられる発明が特公平7-20026号公報に記載されている。この発明は、出力用縦型MOSトランジスタの過電流を制限するためのゲート・ソース間クランプ電圧を出力用縦型MOSトランジスタと同じ特性を有するクランプ用縦型MOSトランジスタとそのゲートの印加電位を抵抗の分圧電位で与える定電圧回路により設定する構成としている。

#### [0006]

【発明が解決しようとする課題】ところで、上述の問題 を解決するためにMOSトランジスタ出力回路に特公平 7-20026号公報に記載の上述の構成を用いた場 合、以下のような問題点がある。クランプ用縦型MOS トランジスタは、定電圧のクランプ電圧を得るために、 そのゲートの印加電位を抵抗の分圧電位で与える構成と しているため、相互コンダクタンスgmの大きなトラン ジスタが必要であり、トランジスタの面積が大きく、チ ップサイズを小さくできない。また、クランプ用縦型M OSトランジスタは、出力用縦型MOSトランジスタと 同じ特性を得るために同一半導体基板上に同じ工程で形 成することが望ましいが、ドレイン電位を出力用縦型M OSトランジスタのドレイン電位とは別電位にする必要 があり、両トランジスタのドレインを基板内で分離しな ければならず、製造工程が複雑となる。本発明は上記問 題点に鑑み、出力用MOSトランジスタの閾値電圧VT に製造ばらつきがあっても、チップサイズを大きくせ ず、また複雑な工程を用いずに、クランプ電圧をその閾 値電圧VTの製造ばらつきに連動させた値とすることに より、電流制限値のばらつきが少ない半導体装置を提供 することを目的とする。

#### [0007]

【課題を解決するための手段】(1)本発明の半導体装置は、出力用MOSトランジスタと、出力用MOSトランジスタのゲート・ソース間電圧をクランプして出力用MOSトランジスタの過電流時の電流を制限するクランプ回路とを有した半導体装置において、前記クランプ回路が、前記出力用MOSトランジスタの閾値電圧の製造ばらつきに連動した閾値電圧を有しドレイン・ゲート間が短絡されたクランプ用MOSトランジスタによりクランプすることを特徴とする。

(2)本発明の半導体装置は、上記(1)項の半導体装置において、前記出力用MOSトランジスタが縦型MOSトランジスタであり、前記クランプ用MOSトランジスタが横型MOSトランジスタであることを特徴とす

る。

- (3)本発明の半導体装置は、上記(2)項の半導体装置において、前記縦型MOSトランジスタおよび横型MOSトランジスタが、それぞれゲートプレーナ構造であることを特徴とする。
- (4) 本発明の半導体装置は、上記(2)項の半導体装置において、前記縦型MOSトランジスタおよび横型MOSトランジスタが、それぞれゲートを溝の内部に形成した構造であることを特徴とする。
- (5)本発明の半導体装置は、上記(3)項の半導体装置において、前記縦型MOSトランジスタおよび横型MOSトランジスタは、低濃度一導電型の同一半導体基板に形成され、前記縦型MOSトランジスタは半導体基板の表面層に他導電型ベース領域を配置するとともに、このベース領域の表面層に高濃度一導電型ソース領域を配置し、前記横型MOSトランジスタは半導体基板の表面層に低濃度他導電型ウェル領域を配置するとともに、このウェル領域の表面層に他導電型ベース領域と高濃度一導電型ドレイン領域を配置し、このベース領域の表面層に高濃度一導電型ソース領域を配置したことを特徴とする。
- (6)本発明の半導体装置は、上記(4)項の半導体装置において、前記機型MOSトランジスタおよび横型MOSトランジスタは、低濃度一導電型の同一半導体基板に形成され、前記機型MOSトランジスタは、前記溝が半導体基板の表面層に形成され、この溝に接して半導体基板の表面層に他導電型ベース領域を配置するとともに、この溝に接してベース領域の表面層に高濃度一導電型ウェル領域の表面層に形成されるともに、この溝に接してウェル領域の表面層に形成されるとともに、この溝に接してウェル領域の表面層に形成されるとともに、この溝に接してウェル領域の表面層に他導電型ベース領域と高濃度一導電型ドレイン領域を配置し、この溝に接してベース領域の表面層に高濃度一導電型ソース領域を配置したことを特徴とする。

## [0008]

【発明の実施の形態】以下、この発明の第1実施例について、図1を参照して説明する。図において、20は半導体装置としてのMOSトランジスタ出力回路で、電源端子1に一端が接続された負荷2の他端と、接地端子3と、入力端子4とに接続されて使用される。MOSトランジスタ出力回路20は、負荷2の他端にドレインが接続されるとともに接地端子3にソースが接続されるNチャネル型出力用MOSトランジスタ21のゲートに接続された抵抗22と、出力用MOSトランジスタ21のゲートとソース間に接続されたクランプ回路23とを有している。クランプ回路23は、出力用MOSトランジスタ21のドレインとソース間に分圧抵抗24,25が直列接続され、出力用MOS

トランジスタ21のゲートと抵抗22との接続点と、出力用MOSトランジスタ21のソース間に、Nチャネル型スイッチング用MOSトランジスタ26と、出力用MOSトランジスタ21の閾値電圧VTの製造ばらつきに連動した閾値電圧VTを有しドレイン・ゲート間を短絡した複数個の、図では、2個のNチャネル型クランプ用MOSトランジスタ27とが直列接続され、抵抗24と抵抗25の接続点がスイッチング用MOSトランジスタ26のゲートに接続されて構成されている。

【0009】次に、クランプ用MOSトランジスタ27 の閾値電圧VTの製造ばらつきを出力用MOSトランジ スタ21の閾値電圧VTの製造ばらつきと連動させるた めの、出力用MOSトランジスタ21とクランプ用MO Sトランジスタ27との半導体基板上での構成を、出力 用MOSトランジスタ21がゲートプレーナ構造の縦型 である場合について、図2(a)、(b)を参照して説 明する。出力用MOSトランジスタ21は、図2(a) に示す出力用MOSトランジスタ121を1ユニットセ ルとして、多数のユニットセルが例えばマトリックス状 に配置され並列接続されて構成される。クランプ用MO Sトランジスタ27は、図2(b)に示すクランプ用M OSトランジスタ127が1個で構成される。クランプ 用MOSトランジスタ127は、ゲートプレーナ構造の 横型であり、出力用MOSトランジスタ121と同一の 低濃度-導電型であるN-型半導体基板40に形成され ている。出力用MOSトランジスタ121は、図2

(a) に示すように、半導体基板40をドレイン領域4 1とし、半導体基板40の表面層に他導電型であるP型 ベース領域42を配置し、ベース領域42の表面層に高 濃度一導電型であるN+型ソース領域43を配置し、ド レイン領域41とソース領域43間のベース領域42表 面にゲート酸化膜44を介してポリシリコンからなるゲ ート電極45を配置して構成されている。クランプ用M OSトランジスタ127は、図2(b)に示すように、 半導体基板40の表面層にP-型ウェル領域46を配置 し、ウェル領域46の表面層にP型ベース領域47を配 置し、ベース領域47の表面層とウェル領域46の表面 層にN+型ソース領域48とN+型ドレイン領域49を それぞれ配置し、ドレイン領域49とソース領域48間 のベース領域47およびウェル領域46表面にゲート酸 化膜50を介してポリシリコンからなるゲート電極51 を配置して構成されている。ゲート酸化膜44とゲート 酸化膜50とは同一酸化膜をパターニングして形成さ れ、ゲート電極45とゲート電極51とは、同一ポリシ リコン膜をパターニングして形成される。ペース領域 4 2とペース領域47とが同時に、ソース領域43とソー ス領域48およびドレイン領域49とが同時に、ゲート 電極45とゲート電極51とをそれぞれマスクに自己整 合的に形成される。従って、ペース領域42およびペー ス領域47のチャネル領域となる領域の濃度分布はほぼ 同一となり、クランプ用MOSトランジスタ127の閾値電圧VTは、出力用MOSトランジスタ121の閾値電圧VTとほぼ同じ値となり、出力用MOSトランジスタ121の閾値電圧VTが製造上でばらついた場合、クランプ用MOSトランジスタ127の閾値電圧VTも連動してほぼ同様にばらつく。

【0010】次に、出力用MOSトランジスタ21とク ランプ用MOSトランジスタ27との半導体基板上での 構成を、出力用MOSトランジスタ21がゲートを溝の 内部に形成したUMOS構造の縦型である場合につい て、図3(a)、(b)を参照して説明する。出力用M OSトランジスタ21は、図3(a)に示す出力用MO Sトランジスタ221を1ユニットセルとして、多数の ユニットセルが例えばマトリックス状に配置され並列接 続されて構成される。クランプ用MOSトランジスタ2 **7は、図3(b)に示すクランプ用MOSトランジスタ** 227が1個で構成される。クランプ用MOSトランジ スタ227は、UMOS構造の横型であり、出力用MO Sトランジスタ221と同一の低濃度一導電型であるN - 型半導体基板60に形成されている。出力用MOSト ランジスタ221は、図3(a)に示すように、半導体 基板60をドレイン領域61とし、半導体基板60の表 面に断面がU字型の溝(以下、U字型溝という)62が 形成され、このU字型溝62内にゲート酸化膜63を介 してポリシリコンからなるゲート電極64を配置し、U 字型溝62に接してN型シリコン基板60の表面層にU 字型溝62より浅く他導電型であるP型ペース領域65 を配置し、U字型溝62に接してペース領域65の表面 層に高濃度一導電型であるN+型ソース領域66を配置 して構成されている。クランプ用MOSトランジスタ2 27は、図3(b)に示すように、半導体基板60の表 面層にP-型ウェル領域67を配置し、ウェル領域67 の表面にU字型溝68が形成され、このU字型溝68内 にゲート酸化膜69を介してポリシリコンからなるゲー ト電極70を配置し、U字型溝68の片側(図示左側) に接してウェル領域47の表面層にU字型溝68より浅 くP型ペース領域71を配置し、U字型溝68に接して ペース領域71の表面層とウェル領域47の表面層にN + 型ソース領域72とN+ 型ドレイン領域73をそれぞ れ配置して構成されている。ゲート酸化膜63とゲート 酸化膜69とは同時に形成され、ゲート電極64とゲー ト電極70とは、同一ポリシリコン膜から同時に形成さ れる。ベース領域65とベース領域71とが同時に、ソ 一ス領域66とソース領域72およびドレイン領域73 とが同時に形成される。従って、ペース領域65および ベース領域71のチャネル領域となる領域の濃度分布は ほぼ同一となり、クランプ用MOSトランジスタ227 の閾値電圧VTは、出力用MOSトランジスタ221の 閾値電圧VTとほぼ同じ値となり、出力用MOSトラン ジスタ221の閾値電圧VTが製造上でばらついた場

合、クランプ用MOSトランジスタ227の閾値電圧V Tも連動してほぼ同様にばらつく。

【0011】上記構成のMOSトランジスタ出力回路2 0の動作を説明する。電源端子1と接地端子3間に電源 電圧Vccが供給された状態で、入力端子4に"H(ハ イ) "レベルの入力信号Viが供給されると、出力用M OSトランジスタ21が導通する。この状態のとき、例 えば負荷2が短絡して出力用MOSトランジスタ21に 過電流が流れると、出力用MOSトランジスタ21のド レイン・ソース間電圧が上昇し、抵抗24と抵抗25の 接続点の電位も上昇して、スイッチング用MOSトラン ジスタ26が導通する。スイッチング用MOSトランジ スタ26が導通すると、出力用MOSトランジスタ21 のゲート・ソース間電圧は2個のクランプ用MOSトラ ンジスタ27の閾値電圧VTの和とスイッチング用MO Sトランジスタ26のオン電圧との総和の電圧にクラン プされ、出力用MOSトランジスタ21はオン動作時の ゲート・ソース間電圧に比べて低いゲート・ソース間電 圧による飽和領域での動作となってドレイン・ソース間 に流れる電流値を一定に制限することができる。

【0012】このとき、電流制限値は、図4に示すように、出力用MOSトランジスタ21の閾値電圧VTが設計値どおりの場合、所望の値となる。また、出力用MOSトランジスタ21の閾値電圧VTに製造ばらつきがある場合でも、出力用MOSトランジスタ21の閾値電圧VTが設計値より低いと、クランプ用MOSトランジスタ21の閾値電圧VTも連動して低くなり、クランプ電圧も連動して低くなり、カランジスタ27の閾値電圧VTも連動して高くなり、クランプ電圧も連動して高くなるため、電流制限値は、関値電圧VTが設計値の場合とほぼ同じ値となり、電流制限値のばらつきは小さくなる。

【0013】次に、本発明の第2実施例について、図5 を参照して説明する。図において、30はMOSトラン ジスタ出力回路で、電源端子1と、一端が接地端子3に 接続された負荷2の他端と、入力端子4とに接続されて 使用される。MOSトランジスタ出力回路30は、電源 端子1にドレインが接続されるとともに負荷2の他端に ソースが接続されるNチャネル型出力用MOSトランジ スタ31と、入力端子4に一端が接続されるとともに他 端が出力用MOSトランジスタ31のゲートに接続され た抵抗32と、出力用MOSトランジスタ31のゲート とソース間に接続されたクランプ回路33とを有してい る。クランプ回路33は、出力用MOSトランジスタ3 1のドレインとソース間に分圧抵抗34,35が直列接 続され、出力用MOSトランジスタ31のゲートと抵抗 32との接続点と、出力用MOSトランジスタ31のソ 一ス間に、Nチャネル型スイッチング用MOSトランジ スタ36と、出力用MOSトランジスタ31の閾値電圧

VTの製造ばらつきに連動した閾値電圧VTを有し、ド レイン・ゲート間を短絡した複数個の、図では、2個の Nチャネル型クランプ用MOSトランジスタ37とが直 列接続され、抵抗34と抵抗35の接続点がスイッチン グ用MOSトランジスタ36のゲートに接続されて構成 されている。出力用MOSトランジスタ31とクランプ 用MOSトランジスタ37との半導体基板上での構成、 およびMOSトランジスタ出力回路30の動作は、MO Sトランジスタ出力回路20と同様であるので、この説 明を省略する。尚、上記実施例1および2では、出力用 MOSトランジスタ31,41のゲート・ソース間に、 スイッチング用MOSトランジスタ26,36をゲート 側に、クランプ用MOSトランジスタ27、37をソー ス側にして直列接続しているが、スイッチング用MOS トランジスタ26,36をソース側に、クランプ用MO Sトランジスタ27、37をゲート側にしてもよい。

#### [0014]

【発明の効果】以上のように、この発明のMOSトランジスタ出力回路は、クランプ回路を出力用MOSトランジスタの閾値電圧VTの製造ばらつきと連動させた閾値電圧VTの製造ばらつきを有するMOSトランジスタで構成しているので、出力用MOSトランジスタの閾値電圧VTに製造ばらつきがある場合でも、設計値に対してばらつきの少ない電流制限値を得ることができる。

#### 【図面の簡単な説明】

【図1】 本発明の第1実施例のMOSトランジスタ出カ回路の回路図。

【図2】 図1に示すMOSトランジスタ出力回路に含まれる出力用MOSトランジスタとクランプ用MOSトランジスタとの半導体基板上での構成の一例を示す断面図。

【図3】 図1に示すMOSトランジスタ出力回路に含まれる出力用MOSトランジスタとクランプ用MOSトランジスタとの半導体基板上での構成の他の例を示す断面図。

【図4】 図1に示すMOSトランジスタ出力回路の動作を説明するための特性図。

【図5】 本発明の第2実施例のMOSトランジスタ出 カ回路の回路図。

【図6】 従来のMOSトランジスタ出力回路の回路 図。

【図7】 図6に示すMOSトランジスタ出力回路の動作を説明するための特性図。

#### 【符号の説明】


21、31 Nチャネル型出力用MOSトランジスタ

23、33 クランプ回路

24、25、34、35 分圧抵抗

26、36 Nチャネル型スイッチング用MOSトラン ジスタ

27、37 Nチャネル型クランプ用MOSトランジス



フロントページの続き

(51) Int. CI. 7 H O 1 L 27/06 識別記号

FI

テーマコード(参考)